BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-000470

(43)Date of publication of application: 05.01.1989

(51)Int.CI.

GO1P 3/489

(21)Application number : 62-154527

(71)Applicant : YAZAKI CORP

(22)Date of filing:

23.06.1987


(72)Inventor: HAGIWARA SHIGERU

(54) SPEED DETECTING CIRCUIT

(57)Abstract:

PURPOSE: To improve the accuracy of speed detection by contrasting the pulse period of the pulse signal train from a means for detecting number of revolutions with a 1st reference pulse period and 2nd reference pulse period having shorter period than said period and outputting a discrimination signal.

CONSTITUTION: The number of revolutions of an axle is detected by the means 1 for detecting the number of revolutions and the pulse signal train corresponding thereto is outputted to a means 2 for detecting the 1st pulse period and a means 3 for detecting the 2nd pulse period. The 2nd reference pulse period T2 of the means 3 for detecting the 2nd pulse period is set shorter than the 1st reference pulse period T1 of the means 2 for detecting the 1st pulse period. The pulse period T of the pulse signal train is contrasted with the 1st and 2nd pulse periods T1, T2 and the detection signal thereof is outputted to a means 4 for outputting the discrimination signal. The pulse period T is compared with the 2nd pulse period T2 during the increase of the speed



and is compared with the 1st pulse period T1 during the deceleration. A running signal A (discrimination signal) is then outputted to a speed display device. Since the pulse period T is discriminated by comparison with the 1st and 2nd pulse periods T1, T2, the accuracy of the speed detection is improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭64-470

⑤Int Cl.⁴

識別記号

庁内整理番号

④公開 昭和64年(1989)1月5日

G 01 P 3/489

R - 6818 - 2F

審査請求 未請求 発明の数 1 (全9頁)

母発明の名称 速度検出回路

②特 頤 昭62-154527

20出 願 昭62(1987)6月23日

茂

静岡県島田市横井1-7-1

⑪出 願 人 矢崎総業株式会社

東京都港区三田1丁目4番28号

30代 理 人 弁理士 滝野 秀雄

明 細 {

1. 発明の名称

速度検出回路

2. 特許請求の範囲

回転体の回転数に対応した周波数のパルス信号 列を得る回転数検出手段と、

該回転数検出手段からのパルス信号列を入力し 該パルス信号列のパルス期間と第1の基準パルス 期間及び該第1の基準パルス期間より短かい第2 の基準パルス期間とを対比してその検出信号を各 々出力する第1及び第2のパルス期間検出手段の各検出 信号を入力し該検出信号によって前記パルス信号 列の第1及び第2の基準パルス期間に対応した周 被数における判別信号を出力する判別信号出力手 段とを備え、

前記判別信号出力手段は前記第1及び第2のパルス期間検出手段からの各検出信号によって、その判別信号にヒステリシスを持たせるようにしたことを特徴とする速度検出回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は車両等の速度を検出し、所定の基準速度と比較して、その判別信号を出力する速度検出 回路に関する。

(従来の技術)

従来の速度検出回路は例えば第5図の如く構成される。同図は自動車の低速度運行記録計の構成を示し、車軸回転検出器8、必要に応じてコンデンサC。、抵抗R。による微分回路を含む波形整形回路9、抵抗R。、コンデンサC。による積分回路から成る「-V変換回路10、及びコンパレータCP」を含む比較回路11が直列に接続された構成を有している。

比較回路11はコンパレータCP、を含み、該コンパレータCP、の正転入力は抵抗R...を介して「- V変換回路10の出力に接続されると共に、抵抗R...を介して電源 V。に接続される。また反転入力には基準電圧 V。 が印加され、抵抗R...を介して接地される。更に出力と正転入力間に抵抗

特開昭64-470(2)

R..が接続されている。このコンパレータCP. の出力には駆動トランジスクQ。のベースが接続され、そのコレクタ出力には記録チャート作成用の電磁コイル12が接続されている。

斯かる構成において、車軸回転検出器 8 からは 車両の走行に伴ってその車軸の回転を検知して得 られるその周波数が車連に比例した速度信号 [, が発せられる。

この速度信号(, は波形整形回路9に入力として与えられ、コンデンサC, 、抵抗R, の微分回路で微分されて得られる微分信号(, を経て波形整形回路9に入力される。よってその出力としては「, の繰り返し同波数による車速に比例した整形速度信号(パルス信号)(, が得られる。

このようにして得られた整形速度信号 (, は次いで (- V 変換回路 1 0 に入力として与えられ積分コンデンサ C 。の両端子間に印加される。すでに述べたように波形整形回路 9 の出力としての整形速度信号 (, はその繰り返し周波数、即ち単位時間に発せられるパルス数が車速に比例している。

従ってこの整形速度信号()に基づいて積分コンデンサC。の両端には単速に比例する電圧 V 、が得られることになる。

この変換コンデンサ C。で得られた車連に比例する電圧 V. が抵抗 R. で介して比較回路 1 1 のコンパレーク C P. の正転入力端子 i n. に与えられる。又コンパレーク C P. の反転入力端子 i n. には設定抵抗 R. で定められる基準電圧 V. が与えられる。この基準電圧 V. は検知を希望する最低車両速度、例えば 1 ~ 3 km / h の車速に対応した電圧値に設定される。

コンパレータ C P ・ の出力嫡子 o u t ・ に得られる電圧 V ・ は V ・ が V ・ を越えると一定の高レベルとなり V ・ が V ・ 以下で一定の低レベルになるように設定されている。 従って 服低車両速度に対応する基準電圧 V ・ を適当に設定しておくことにより、 所定の基準電圧 V ・ 以上の車両速度がある場合には比較回路 1 1 (コンパレータ C P ・) の出力嫡子 o u t ・ に所定の出力信号 V ・ を得ることが出来る。

従って、出力信号 V : が発生したときに駆動トランジスク Q 4 をオンにし、電磁コイル 1 2 を駆動することにより記録チャート紙に及低車両速度以上の車両速度における走行記録を行なわせることができる。

尚、抵抗R.4は「-V変換回路10の出力電圧V、に生じるリップル成分により比較回路11の出力電圧V、が発援することを防止するために接続されている。即ち、該抵抗R.4により入力電圧V、に対する出力電圧V、の出力特性にヒステリシスを持たせ、出力電圧V、の発振を防止している

この場合に使用する記録用紙としては、例えば 第6図に示すようなものが用いられる。これは中 心から直径方向に車連が目盛られ、対応する車速 の位置において円周方向に時間が目盛られたもの である。

ここで車両の最低車両速度以上の走行が行われると比較回路 1 1 の出力端に接続された記録計のペンが駆動しこの記録紙面上を走査して車両の走

行状態の記録が第6図に描かれた図形のように衷示される。

(発明が解決しようとする問題点)

(問題点を解決するための手段)

上記問題点を解決するため本発明によりなされた速度検出回路は、回転体の回転数に対応した周波数のパルス信号列を得る回転数検出手段と、該

特開昭64-470(3)

回転数検出手段からのパルス信号列を入力し該パルス信号列のパルス期間と第1の基準パルスの基準パルス期間より短かい第2の基準パルス期間とを対比してその検出信号を各としてその検出信号を各として、別間検出手段の名は当手段の第1及び第2の基準パルス期間に対応をは出りの第1及び第2の基準パルス期間に対応した手段の第1及び第2の基準パルス期間に対応とは引きをはよいがある。 2のパルス期間検出手段は前記第1及び第2のがルス期間検出手段は前記第1日の数とを対したがある。 2のパルス期間検出手段というの各検出信号によっていたものである。

(作用)

上記構成において、回転数検出手段からは回転体の回転速度に対応した周波数のパルス信号列が出力され、回転数に応じてパルス期間が変化するパルス信号列を得る。このパルス信号列は第1及び第2のパルス期間検出手段に入力され、各々に設定されている第1の基準パルス期間及び第2の

また回転手段の速度が被速される方向にあるとき、判別信号出力手段は第1のパルス期間検出手段の検出信号によりパルス信号列が第1の基準パルス期間となったときに判別信号を出力する。

即ち、判別信号出力手段から出力される判別信

号はヒステリシスを持つことになる。

(実施例)

以下本発明の実施例を図と共に説明する。

第1図は第5図の従来例と同様に車両の低速度 運行記録計に適用したものである。回転数検出手段1は回転センサ1、とトランジスタQ、を含む 波形整形回路1:から構成される。回転センサ1、 はピックアップコイルやフォトカブラ等から構成 され車軸の回転を検出する。波形整形回路1:は 回転センサ1、の出力を波形整形し、第2図向に 示す如く回転数に対応した周波数のように速度が を出力する。接バルス信号列は図のように速度が と昇するとパルス期間が短かくなるものである。

第1のパルス期間検出手段2は単安定マルチバイプレーク(以下OSMという)2、及びNAND回路2、乃至2、、OR回路2、から構成される。OSM2、の端子P、には反転した後OR回路2、を介して波形整形回路1、の出力が入力され、端子P、は電源Vccが供給される。また端子P、、P、には抵抗R、、コンデンサC、が直列

接続され、端子P。の出力QがNAND回路2、 に入力される。NAND回路2、の出力はインバーク構成のNAND回路2、に入力され、その出力がリセット信号Rとなる。また端子P。にはOR回路2、を介して電源Vccが供給される。

第2のパルス期間検出手段3はOSM3.、NAND回路3.,3、及び2つのDタイプフリップでフロップ(以下DFFという)3.,3、、ORD B3. から構成される。OSM3.の端子P。及びP。はOSM2.と同様に電源及び反転した後のR回路3.を介して被形整形回路1.の出力に接続される。更に端子P. には抗R. では接続される。更に端子P. には抗R. では近接続される。更に端子P. の出力を表して変列回路が接続される。またの出力がインバータ構成のNAND回路3. を介して各DFF3.,3、の端子P,(クロー方の入力は波形整形回路1.の出力に接続される。またDFF3.の端子P,(データ入力D)は電

特開昭 64-470 (4)

源 V ccに接続され、端子 P 。の出力 Q は抵抗 R 。 , R · を介して D F F 3 · の端子 P 。 (データ入 カD) に入力される。DFF3。,3、の各端子 P。(クリア入力CL)はOSM3,の端子P。 の出力互に接続され、各端子P。(プリセット入 カPR) は接地される。またDFF3。の端子Pz (出力豆) からはコンデンサC。、抵抗R。を通 してセット信号Sを出力する。またコンデンサC。 と抵抗R。との接続点は抵抗R。を介して電源V ccに接続される。

判別信号出力手段 4 はNAND回路 4 2 , 4 , から構成されるRSフリップフロップ (以下RS FFという) 4 L より成り、NAND回路 2 L の 出力であるリセット信号RがRSFF4」のNA ND回路 4 m の端子 P m (リセット入力 R S) に 入力され、コンデンサC。からのセット信号Sは NAND回路 4 g の端子 P L (セット入力 S) に 入力される。

5 はトランジスタQ * 及び抵抗 R * , R * 、コ ンデンサC。から成る電源オンリセット回路であ

り、トランジスタQ:のコレクタ及びベースは電 源 V ccに接続されると共に、そのコレクタ出力が 波形盤形回路 1 。の出力及びインバータ構成の N AND回路2.の入力に各々接続される。またN AND回路2:の出力はNAND回路2:の一方 の入力に接続されている。

f はトランジスタQ。から成る駆動回路であり、 そのベース入力はRSFF4」の端子P』である 走行信号Aが入力される。

7は駆動回路6によって駆動される電磁コイル であり、駆動時に走行記録を第6図のチャート紙 に記録するように動作する。

次に、OSM21,3,の基本動作について第 3 図(a)乃至(e)に示すクイミングチャートと共に説 明する。端子P』が第3図にの如くHレベルにあ るとき、同図のに示す端子P。に印加される入力 パルスの立上りエッジ、又は同図的に示す端子Pa に印加される入力パルスの立下りエッジにより同 図(e)の如く端子P。 (出力Q) に所定期間下の時 間幅で矩形波信号が出力される。核所定期間では

端子PI、PIに接続された抵抗Rとコンデンサ Cの時定数RCによって設定され、T=RCとな る。このとき端子 P 。 は同図 (d) に示すように、前 記入力パルスにより放電した後RCの時定数で充 電される。出力 Q はこの放電時に立上り、端子 P z が所定レベルまで立上ったときに立下るように動 作し矩形波信号が出力される。入力パルスの期間 (時間幅)が同図(a)の t に示すように出力期間 T より短かいとき、出力Qは最後の入力パルスの立 上りから期間Tまで矩形波信号を出力する。ここ で第1図におけるOSM3,に接統された抵抗R。、 第2図似)即ちりセット信号RがLレベルとなる。 コンデンサCェの時定数Tェ (Rェ , Cェ) は、 OSM2, の時定数T, (R, C,) より小さ く設定する。

またDFF34 , 3 , は第4図の真理値に示す 如く、 嫡子 P 。 のクロック入力 C P の立上りで端 子Psのデータ入力Dを取込み、立下りでこの取 込んだデータを端子Pィ,P』に出力する。また 端子P。のクリア入力CL及び端子P。のプリセ ット入力PRが共にしレベルでないときの論理値 の場合、端子 P (出力 Q) 及び端子 P (出力 豆) は図の如くなる。

次に第1図の動作について第2図(a)乃至(2) に示すタイミングチャートと共に説明する。

まず電源Vccをオンにすると、電源オンリセッ ト回路5のトランジスタQェのコレクタ出力はコ ンデンサC。が充電されるまで所定期間Hレベル が出力される。従って、NAND回路 2。の出力 (第2図())) がLレベル、NAND回路2,の出 力がHレベルとなり、NAND回路 2。 の出力 (一方セット信号S (第2図(II)) は電源 V ccによっ てHレベルとなり、RSFF4, がリセットされ てその端子P』の出力(第2図(l))はしレベ ルとなる。電源オンから所定時間経過するとコン デンサC。の電圧が立上りトランジスタQ。がオ ンし、そのコレクタ出力はしレベルとなる。従っ てNAND回路 2 。の出力はHレベルとなるが、 OSM 2, の端子Pa, Psの各パルス入力は各 々Hレベルが入力されているため、端子P。の出

特開昭 64-470 (5)

カQ(第2図(b))はしレベルとなっている。よってNAND回路2。の出力はHレベルとなり、NAND回路2。の出力、即ちリセット信号Rはしレベルを維持するため、RSFF4」の出力である走行信号A(第2図(ℓ))はLレベルを維持する。従って駆動回路6のトランジスタQ。オフ状態となっており電磁コイル7は駆動されない。

,3,の出力Qは各々期間T.,T.を経過後し レベルとなり、次のパルス信号列の立上りで再度 トリガされ矩形波を出力する。パルス信号列がか かるパルス期間のとき、OSM3」の出力Qは矩 形波信号であり、波形整形回路しょの出力も同様 にパルス信号列であるため、NAND回路 3 。の 出力は波形整形回路 12 の出力を反転した出力と なり、NAND回路3。の出力は即ち、DFF3。 ,3,の端子P」(クロック入力CP)は第2図 (e)の如く波形整形回路 1 2 の出力と同一波形とな る。またDFF3』の端子P。のデータ入力は世 源レベルであるからHレベルであり、端子P。の プリセット入力PRはLレベルとなっており、贝 に端子P。のクリア入力Cし、即ちOSM3。の 出力豆は第2図回の如く出力Qの反転パルスであ る。よって第4図真理値よりDFF3.の端子P. の出力Qは第2図(1)の如くしレベルとなっている。 これによってDFF3。の端子P。のデータ入力 Dはしレベルが入力され、プリセット入力PR、 クロック入力 C P、クリア入力 C L は D F F 3 。

と同様の信号が入力されるため、端子P:の出力 では第2図(I)の如くHレベルとなっている。の出力 のSM2」の端子P。の出力Qは期間T,の矩形 被信号となっており、よってNAND回路2。の 出力は第2図(I)の如くOSM2」の出力Qと同一 信号となる。従ってパルス信号列がは、のとつー セット信号Sは第2図(I)の如く電源Vccにより日 レベルを維持するため、RSFF4」の出力(走 行信号A)は第2図(ℓ)の如くLレベルを維持 し、トランジスタQ:は駆動されず、電磁コイル 7も駆動されない。

次に第2図 t : に示す如く回転数が上昇し、パルス信号列の期間がOSM2, で設定されている第1の基準パルス期間T, (=R,,C,)より短くなると、上記基準動作のように出力Qは第2図(b)の如く常時Hレベルとなる。従ってNAND回路2,の出力(第2図(b))もHレベルとなるが、OSM3,の出力Q及びQは t : の状態と同様であり、DFF3,の出力QはHレベルを維持している(第2図(b))。よってRSFF4,の出力は

反転せずにLレベルを維持するため駆動回路 6 及び電磁コイル7 は駆動されない。

更に第2図13に示す如く回転数が上昇し、パ ルス信号列の期間がOSM3,で設定されている 第2の基準パルス期間Tェ(=Rェ,Cェ)より 短くなると、OSM3、の出力Q及び出力互は各 ヶ第2図(c), (d)の如く常時Hレベル及びLレベル となる。従ってNAND回路32の出力は第2図 (e)の如くt.,t.と同様にパルス列信号と同一 彼形となりDFF34,35のクロック入力CP に入力される。一方クリア入力CLには第2図(d) の如くレレベルが入力されるため、OSM3」の 出力QがHレベルとなった後、次のパルス信号列 のパルスの立上り時にDFF3。の出力Qが第2 図IIIの如くHレベルとなり、更に次のパルス信号 列のパルスの立上り時にDFF3。の出力なが第 2図(1)の如くしレベルに反転する。この出力豆の しレベル反転時にコンデンサC:により第2図(i) の如く負の微分パルスが発生し、RSFF4;の セット信号SがLレベルとなってトリガされ、そ

特開昭64-470(6)

の出力は第2図(ℓ)の如くHレベルに反転する。 よって走行信号AがHレベルとなりトランジスク Q。がオン状態となり電磁コイル7が駆動されて 走行記録をチャート紙に描く。

以上の動作より、車両停止状態から速度が上昇する方向に走行するときには、該速度が第2の基準パルス期間で、に対応する速度となった時に走行信号Aが出力され例えば第6図のチャート紙に走行状態が記録される。

次に取画速度に対応する被形を形回路1.からのパルス信号列のパルス期間が第2の基準パルス期間でいる場合におり、となってはHレベルとなるから、RSFF4.の出力は第2図(L)の如くHレベルを維持している。その状態において速度を減速すると、まずよりである。その状態において速度を減速すると、まずよりである。その状態において速度を減速すると、よびは第2の基準パルス期間で、となると、OSM3.の端子P。、P、の出力Q、では第2

図(c),(d)の如く期間下。の矩形被信号となる。よって該出力Q, 可の立下り及び立上り時にDFF3, の出力Qはしレベルに反転し(第2図(f))、DFF3, がリセットされ、その出力及は第2図(h)の如くHレベルとなってコンデンサC。の出力は第2図(l)の如く正の微分パルスが出力される。一方OSM2, の出力QはHレベルを維持しているため(第2図(h))。よってRSFF4, の状態は変化せずに出力はHレベルを維持している。

更に速度が下がりょ。の如くパルス信号別のパルス制間が第1の基準パルス期間下」になると、OSM2,の出力Qが第2図的の如く期間下、の矩形被信号となる。よってNAND回路2。の一方の入力にはこの出力Qが入力されるため、NAND回路2。の出力Qの矩形被信号と同一波形が出力される。よってRSFF4、の端子P:にはNAND回路2。の出力が入力され、その立下り時にリセット

信号RがLレベルとなり、端子P』の出力がLレベルに反転する(第2図(&))。 これによってトランジスタQ』はオフ状態となり、電磁コイルフが駆動されなくなりチャート紙の記録を停止する。

以上より車両速度が第2の基準パルス期間でまた対応する速度以上から波速する場合には、核速度が第1の基準パルス期間で、に対応する速度が第1の基準パルス期間で、定対応する速度が上昇する。即ち、車両速度が上昇する速度では第2の基準パルス期間で、に対応する速度で走行信号A(判別信号)が出力され、波速する速度で走行信号Aの出力が停止し、走行信号Aはヒステリシスを有することになる。

第1及び第2の基準パルス期間T」,Tェを決定する抵抗R」,Rェ、コンデンサC;,Cェの各定数を例えば

R₁: 15 KΩ, C₁: 6.8 μ F R₂: 12 KΩ, C₂: 6.8 μ F と設定すると、T.,T.は各々

 $T_1 = 0.10249 (12.25 Hz)$

T₂ = 0.0816秒 (9.8Hz)

となり、各T., T. に対応する車両速度は例えば各々 2.3 km/時、2.8 km/時となる。

尚、上記実施例では速度記録に適用した場合について説明したが、例えば自動車用エアコンにおける車両速度の低速時の制御や高速時の警報回路等にも適用できる。

(効 果)

以上の如く本発明によれば、判別信号出力のヒステリシスレベルを第1及び第2のパルス期間検出手段によって各々独立して設定できるので、速度検出補度が向上する。また回転数検出手段から発生するパルス信号列に対するヒステリシスレベルの応答性も早くなる。

4. 図面の簡単な説明

第1図は本発明に係る速度検出回路の実施例を 示す回路図、

第2図向乃至(ℓ)は第1図回路における各部

特開昭64-470(フ)


の波形を示すタイミングチャート、


第3図(a)乃至(c)は第1図における単安定マルチ バイブレータの動作を示すタイミングチ ャート、

第4図は第1図におけるDタイプフリップフロップの入力に対する出力論理値の真理値を示す図、

第5図は従来の速度検出回路を示す回路図、 第6図は第1図及び第5図において使用される チャート紙を示す図である。


1…回転数検出手段、1, …回転センサ、1, …波形整形回路、2 …第1のパルス期間検出手段、2, …本安定マルチバイブレータ、2, ~2, … NAND回路、3 …第2のパルス期間検出手段、3, …単安定マルチバイブレータ、3, 3, … NAND回路、3, 3, …Dタイプフリップフロップ、4 …判別信号出力手段、4, …RSフリップフロップ、5 …電源オンリセット回路、6 … 駆動回路、7 …電磁コイル。






-447-

特開昭64-470(8)




INPUTS				OUTPUTS	
CL	PR	D	CP	Qn+1	Qn+1
٦	Н	ж	ж	H	٦
Н	L	*	*	د	н
Н	Н	×	×	لـ	Н
لد	L	L	5	لـ	н
L	٦	H	۲	I	٦
	1		7	G	Õn.

第 4 図



第 5 図



第 6 図

特開昭64-470(9)

手統補正 當(方式)

昭和62年 9月 3日

特許日 小川邦夫 殿

1. 事件の表示

昭和62年 待 許 願 第154527号

2. 発明の名称

速度検出回路

3. 補正をする者

事件との関係 特許出願人

住所 東京都港区三田 1丁目4番28号

名称 (689)矢崎総業株式会社

4. 代理人

住 所 東京都千代田区内幸町 2 - 1 - 1 (飯野ビル) 全100 電話 東京 (502) 3171 代表

氏名 (6069) 弁理士 渝龍 里子 秀寺 女性



5. 補正命令の日付

昭和62年 8月25日

- 6. 補正により増加する発明の数
- 7. 捕正の対象

明細書の「図面の簡単な説明」の間

8. 補正の内容

(1) 明知書第23頁第2行の「第3図(a)乃至(c)」を 「第3図(a)乃至(e)」に訂正する。 方 ...



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.